導(dǎo) 讀

       Intel（英特爾）是半導(dǎo)體行業(yè)和創(chuàng)新領(lǐng)域的全球卓越廠商，致力于推動(dòng)人工智能、5G、高性能計(jì)算等技術(shù)的創(chuàng)新和應(yīng)用突破，驅(qū)動(dòng)智能互聯(lián)世界。   56年前，intel創(chuàng)始人之一的戈登·摩爾提出了摩爾定律 (Moore's Law)，推動(dòng)著集成電路產(chǎn)業(yè)一直發(fā)展到今天。   在先進(jìn)封裝領(lǐng)域，Intel依然是技術(shù)的領(lǐng)導(dǎo)者，創(chuàng)造性地推出了EMIB，F(xiàn)overos，Co-EMIB，ODI等先進(jìn)封裝和互聯(lián)技術(shù)，繼續(xù)驅(qū)動(dòng)著技術(shù)不斷向前！   今天，我們有機(jī)會(huì)連線Intel封裝研究與系統(tǒng)解決方案總監(jiān)Johanna Swan院士，就先進(jìn)封裝技術(shù)進(jìn)行深入的溝通和交流，學(xué)習(xí)先進(jìn)封裝最前沿的發(fā)展動(dòng)態(tài)。   在個(gè)人電腦領(lǐng)域，Intel 當(dāng)之無愧是[敏感詞]創(chuàng)造力的公司，Intel inside深入人心，從奔騰到酷睿再到i3\i5\i7\i9，人們?nèi)鐢?shù)家珍，每一款產(chǎn)品都帶給人們?nèi)碌捏w驗(yàn)，推動(dòng)著數(shù)字世界不斷向前！
  異構(gòu)時(shí)代已然到來，Intel是否迸發(fā)出了新的創(chuàng)造力，又會(huì)帶給世界什么樣的新技術(shù)和產(chǎn)品？我們還是聽聽來自Intel的聲音~
     

Suny Li                            ~1

首先，我們想請Swan院士談一談 Intel 在先進(jìn)封裝技術(shù)領(lǐng)域的研發(fā)規(guī)劃和 [敏感詞]的研究成果。  
 

Johanna Swan                    ~1

好的 ，我首先給大家分享  Intel  先進(jìn)封裝技術(shù)路線圖，圖中 X 軸代表功率效率， Y 軸代表互連密度，Z 軸則展示了我們的技術(shù)可擴(kuò)展性。

從標(biāo)準(zhǔn)封裝，到嵌入式多芯片互聯(lián)橋EMIB，更多的芯片被包含到封裝中，凸點(diǎn)間距也越來越小，從100um變?yōu)?5-36um。

然后，到 Foveros，開始將芯片堆疊在一起，進(jìn)行橫向和縱向之間的互連，凸點(diǎn)間距進(jìn)一步降低為50-25um。

下一步，Intel 要做小于10um的凸點(diǎn)間距。   達(dá)到小于 10 微米的凸點(diǎn)間距意味著什么？這就要說到 Intel 的混合鍵合技術(shù)Hybrid Bonding。

在今年 ECTC 上 Intel 發(fā)表了一篇關(guān)于混合鍵合技術(shù)的論文，這是一種在相互堆疊的芯片之間獲得更密集互連的方法，并可實(shí)現(xiàn)更小的外形尺寸。下圖左邊的技術(shù)，被稱為 Foveros，凸點(diǎn)間距是 50 微米，每平方毫米有大約 400 個(gè)凸點(diǎn)。對于未來， Intel 要做的是縮減到大約 10 微米的凸點(diǎn)間距，并達(dá)到每平方毫米 10,000 個(gè)凸點(diǎn)。 

Hybrid Bonding 技術(shù)可以在芯片之間實(shí)現(xiàn)更多的互連，并帶來更低的電容，降低每個(gè)通道的功率，并讓我們朝著提供[敏感詞]產(chǎn)品的方向發(fā)展。

下圖是傳統(tǒng)凸點(diǎn)焊接技術(shù)和Hybrid Bonding 混合鍵合技術(shù)的比較，混合鍵合技術(shù)需要新的制造、操作、清潔和測試方法。混合鍵合技術(shù)的優(yōu)勢包括：有更高的電流負(fù)載能力，可擴(kuò)展的間距小于1微米，并且具有更好的熱性能。

從圖中我們可以看出，傳統(tǒng)凸點(diǎn)焊接技術(shù)兩個(gè)芯片中間是帶焊料的銅柱，將它們附著在一起進(jìn)行回流焊，然后進(jìn)行底部填充膠。   Hybrid Bonding 混合鍵合技術(shù)與傳統(tǒng)的凸點(diǎn)焊接技術(shù)不同， 混合鍵合技術(shù)沒有突出的凸點(diǎn)，特別制造的電介質(zhì)表面非常光滑，實(shí)際上還會(huì)有一個(gè)略微的凹陷。在室溫將兩個(gè)芯片附著在一起，再升高溫度并對它們進(jìn)行退火，銅這時(shí)會(huì)膨脹，并牢固地鍵合在一起，從而形成電氣連接。   混合鍵合技術(shù)可以將互聯(lián)間距縮小到10 微米以下，可獲得更高的載流能力，更緊密的銅互聯(lián)密度，并獲得比底部填充膠更好的熱性能。當(dāng)然， 混合鍵合技術(shù) 需要新的制造、清潔和測試方法。   為什么更小的間距會(huì)更有吸引力？   Intel 正在轉(zhuǎn)向Chiplet的設(shè)計(jì)思路，開始將SoC分解成 GPU、CPU、IO 芯片，然后通過SiP技術(shù)將它們集成在一個(gè)封裝內(nèi)；然后，通過Chiplet技術(shù)，更小的區(qū)塊擁有單獨(dú)的 IP，并且可以重復(fù)使用，這是一種非常優(yōu)秀的技術(shù)，可根據(jù)特定客戶的獨(dú)特需求定制產(chǎn)品。

Chiplet 技術(shù)改變了芯片到芯片的互聯(lián)， 更多的芯片間互聯(lián)需要更高的互聯(lián)密度，因此需要從傳統(tǒng)的凸點(diǎn)焊接轉(zhuǎn)向混合鍵合。

此外，我們面對另一個(gè)挑戰(zhàn)，就是如何將這些芯片組裝到一起，并保持制造流程以相同的速度進(jìn)行。現(xiàn)在有更多的芯片需要放置，能否在一次只放置一個(gè)芯片的基礎(chǔ)上以足夠快的速度加工？解決方案是批量組裝，我們稱之為自組裝Self-Assembly技術(shù)。

Intel 正在積極與法國原子能委員會(huì)電子與信息技術(shù)實(shí)驗(yàn)室 CEA-LETI 合作，研究一次能夠放置多個(gè)芯片，同時(shí)進(jìn)行確定性快速放置，拾取并放置更多芯片。

自組裝過程中，芯片能夠?qū)⒆陨砘謴?fù)到[敏感詞]能量狀態(tài)，你只需要讓它足夠接近，到[敏感詞]限度的能量狀態(tài)會(huì)自己組裝、放置到位，是一種自組裝機(jī)制。這是 Intel 與 CEA-LETI 一起進(jìn)行的研究。   我們已經(jīng)將混合鍵合、自組裝技術(shù)添加到先進(jìn)封裝技術(shù)的 Roadmap 中。

下接《一文讀懂 Intel 先進(jìn)封裝技術(shù)（二） 》  
 

免責(zé)聲明：本文轉(zhuǎn)載自“SiP與先進(jìn)封裝技術(shù)”，本文僅代表作者個(gè)人觀點(diǎn)，不代表薩科微及行業(yè)觀點(diǎn)，只為轉(zhuǎn)載與分享，支持保護(hù)知識(shí)產(chǎn)權(quán)，轉(zhuǎn)載請注明原出處及作者，如有侵權(quán)請聯(lián)系我們刪除。

公司電話：+86-0755-83044319
傳真/FAX：+86-0755-83975897
郵箱：1615456225@qq.com
QQ：3518641314 李經(jīng)理  

QQ：332496225   丘經(jīng)理

地址：深圳市龍華新區(qū)民治大道1079號(hào)展滔科技大廈C座809室